Un fabricant fige la conception d’un capteur, et le sort de ses mises à jour se joue déjà. La mémoire flash, le bootloader et les clés deviennent alors irréversibles. Cette protection tiendra-t-elle encore après 2030 ?
Le NIST, la NSA et l’Union européenne fixent déjà des échéances. Les signatures post-quantiques pèsent pourtant bien plus lourd que les signatures actuelles. Voilà pourquoi les industriels doivent trancher avant le gel du design.
Des mises à jour falsifiées menacent le terrain
Un équipement vérifie son firmware avec l’algorithme ECDSA. Il se fie à une clé d’ancrage gravée en ROM ou en flash protégée. Si cette clé reste figée, le terminal accepte une mise à jour contrefaite. Un ordinateur quantique pertinent brise alors l’ECDSA, explique Thomas Joos dans IoT Insights.
Les secteurs médical, énergétique et du BTP en subissent le premier choc. Remplacer les appareils sur le terrain coûte plus cher qu’un peu de flash supplémentaire. Le marché s’organise déjà, comme le montre la plateforme middleware prête pour l’ère quantique de SEALSQ et Airmod. Quelques kilo-octets de flash évitent un rappel massif.
Un calendrier réglementaire qui s’étend jusqu’en 2035
La NSA recommande des signatures post-quantiques pour les firmwares dès 2025, selon sa suite CNSA 2.0. Elle vise une transition complète des équipements déployés d’ici 2030. Le NIST propose de déprécier RSA et ECDSA après 2030 (NIST IR 8547). Il prévoit leur interdiction après 2035.
La Commission européenne recommande de lancer la transition d’ici fin 2026. Elle fixe fin 2030 pour les usages à haut risque. Dès décembre 2027, le Cyber Resilience Act impose aux fabricants une période de support définie. Ces échéances alimentent les efforts du secteur, comme ceux de GlobalPlatform pour sécuriser les puces IoT.
Des signatures plus lourdes pour la mémoire et la radio
Le NIST a normalisé ML-DSA pour les signatures et ML-KEM pour l’échange de clés. Le plus petit jeu ML-DSA exige 1 312 octets pour la clé publique. Chaque signature pèse 2 420 octets, rapporte IoT Insights. Les en-têtes d’images actuels ne contiennent pas ces volumes.
Selon l’ACM QRSEC 2025, une vérification logicielle dure 34 millisecondes, contre 3 pour un contrôle matériel. Un accélérateur cryptographique dédié devient donc indispensable. Sur Matter via Thread, la poignée de main passe de 1,6 à 22,8 ko, selon IoT Insights. Une trame Thread ne porte pourtant que 127 octets. L’échange hybride lève ce blocage.
Cinq questions à poser aux fournisseurs de puces
Avant le gel, les constructeurs exigent des engagements écrits. Ils interrogent d’abord les algorithmes post-quantiques pris en charge par le bootloader. Ils vérifient ensuite si le premier étage de boot accepte une signature hybride et une clé racine remplaçable.
Trois questions couvrent l’accélération matérielle, les protections contre les canaux cachés et l’engagement de support lié au CRA. Ces protections coûtent en effet du temps de calcul. Un intervenant du CYSAT 2025 a mesuré 30 fois le temps d’exécution, selon IoT Insights. Le projet de Jefferson Ricardini a duré huit mois, de l’algorithme au matériel. Seule une exigence posée avant le gel tient dans ce cycle.
- Partager l'article :
